#### SEMICONDUCTOR INTEGRATED CIRCUIT

Patent number: JP1152642 (A)
Publication date: 1989-06-15
Inventor(s): TASAI SADAJI +
Applicant(s): NEC CORP +

Classification:

- international: G11C11/401; H01L21/82; H01L21/822; H01L27/04; H01L27/118; H03K19/177;

G11C11/401; H01L21/70; H01L27/04; H01L27/118; H03K19/177;


(IPC1-7): H01L21/82; H01L27/04; H03K19/177

- european: H01L27/118

Application number: JP19870312831 19871209 Priority number(s): JP19870312831 19871209

### Abstract of JP 1152642 (A)

PURPOSE:To improve the characteristic of delay time of signal propagation produced owing to capacitance and resistance of a signal wiring by providing logical circuit forming regions, each of which comprises a plurality of rows and columns with use of main power supply buses formed in the shape of a lattice, and providing an assembly cell region including groups of transistors and resistors enough to form each logical circuit. CONSTITUTION: Main power supply buses 2 are provided in the shape of a lattice on one principal surface of a semiconductor chip 1. Logical circuit forming regions are provided, which are partitioned in the form of a matrix with used of the main power supply buses 2. Further, an assembly cell region 3, which includes transistors and resistors for forming the logical circuits, is formed on the center of the logical circuit forming region. And, a signal connecting wiring region 4 of the assembly cell region 3 is formed on the outer periphery of the assembly cell region 3 of the logical circuit forming region. The semiconductor chip 1 is adapted to included on the peripheral edge thereof a power supply and an input/output signal connecting pad 5, further including an output gate element 6 adjoining to the main power supply bus 2 on the inner periphery of the pad 5.



Data supplied from the espacenet database — Worldwide

## 19日本国特許庁(JP)

# ② 公 開 特 許 公 報 (A) 平1 − 152642

⑤Int.Cl.⁴

識別記号 庁内整理番号

❸公開 平成1年(1989)6月15日

H 01 L 21/82 27/04

7925-5F D-7514-5F U-7514-5F

H 03 K 19/177

7328-5**」 審査請求 未請求 発明の数 1 (全**5頁)

❷発明の名称 半導体集積回路

②特 願 昭62-312831

貞 治

**20出 願 昭62(1987)12月9日** 

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

⑪出 願 人 日本電気株式会社

邳代 理 人 弁理士 内 原 晋

明 細 書

発明の名称

半導体集精回路

#### 特許請求の範囲

発明の詳細な説明

#### (産業上の利用分野)

本発明は半導体集積回路に関し、特にマスター スライス方式の半導体集積回路に関する。

#### 〔従来の技術〕

従来、この種のマスタースライス方式の半導体集積回路は、第5図にその一例を示すように、半導体チップ1の中央に論理回路セル7を行列状に配列して設け、論理回路セル7を配置した行(又は列)の間にセル間配線領域8を設け、半導体アップ1の周縁部に電源及び入出力信号接続用バッド5を配列して設け、論理回路セル7とバッド5との間の領域に外部出力用ゲート素子6を配列して設けている。

#### (発明が解決しようとする問題点)

上述した従来の半導体集積回路は、搭載されるセルの数が増大するとともに、電気的特性の制約によりそれぞれのセルへの電圧印加のための電源配線を太くしなければならないため、セル寸法がより大きくなる傾向があった。また、搭載される論理回路の規模が大きくなるにつれて、それらを

構成するセルの配置に関し、配置位置がより広い 領域にわたってくるので、それらのセル間配線長 が益々増大して信号配線の形成用領域を広く必要 とし、当該信号配線の配線容量が増大し、更に、 微細化に伴ない配線抵抗が増大し、遅延時間特性 が劣化するという欠点があった。

本発明の目的は、半導体チップ内の信号配線長を実効的に短縮し、論理回路セルの寸法を 縮減して、搭載ゲート数の増加を可能とする半導体集積回路を提供することにある。

## (問題点を解決するための手段)

本発明の半導体集積回路は、半導体チップの一主面に格子状に設けた主幹電源バスと、前記主幹電源バスにより区画し行列状に配置した論理回路形成領域の中央部は領域と、前記論理回路形成領域を配置した集合セル領域と、前記半導体チップの間縁部に配置して設けた電源及び入出力信号接続

用として電流容量の大きなトランジスタ及び抵抗により構成するのが一般的である。また、第1図では、主幹電源バス2が1系統の場合を示しているが、2電源を使用する場合には主幹電源バス2は2系統に分割される。

第2図は第1図の論理回路形成領域の詳細な回路配置の第1の例を示す一部切欠平面図である。

第2図に示すように、主幹電源バス2により区 画された論理回路形成領域内に、論理回路セル7 を例えば18箇行方向に配列したものを列方向に 19行配列し、各行間にセル間配線領域8を設け た集合セル領域3と、集合セル領域3の外周に設 けた信号接続用配線領域4と、主幹電源バス2に 接続した内部電源バス9を9列配列して設けてい

第3図は第1図の論理回路形成領域の詳細な回路配置の第2の例を示す平面図である。

第3図に示すように、主幹電源バス2により区画された論理回路形成領域内に、特定回路機能を満たすセル(以下機能セルと記す)10を適宜配

用パッドと、前記パッドの内周の前記主幹電源バスに隣接して設けた出力用ゲート素子とを有するように構成される。

#### 〔 実施例〕

次に、本発明の実施例について図面を参照して説明する。

第1図は本発明の第1の実施例の回路配置を示す半導体チップの平面図である。

置し、それぞれの機能セル10への電源供給は、 主幹電源バス2に接続した内部電源バス9により それぞれ行又は列方向に最短距離で接続する。

第4図は本発明の第2の実施例の回路配置を示す半導体チップの平面図である。

第4図に示すように、基本的構成は第1図に示した第1の実施例と同様であるが、集合セル領域11が集合セル領域3の4倍の面積を有しており、機能回路が集合セル領域3の4倍に相当する集合セル領域11と集合セル領域11の外周に設けた信号接続用配線領域12からなる論理回路形成領域を設ける。但し、この場合も主幹電源バス2は第1の実施例と同様にレイアウトされる。

#### 「発明の効果」

以上説明したように本発明は、半導体チップ上の周縁部に形成した電源及び入出力信号接続用パッドと出力用ゲート素子を除いた領域を、格子状に設けた主幹電源バスにより複数の行。列に区画した論理回路形成領域を設け、その各々に論理回

路の形成に充分なだけのトランジスタと抵抗群を有する集合セル領域と、集合セル領域の外周に信号接続用配線領域を設けることにより、次の様な効果を得ることができる。

第1点は、等価ゲート数が数千ゲートから数万 ゲートと大規模なLSIを見てみると、いずれも 数個から数十の機能ブロックにより形成されてい ることが多い。しかも各機能ブロックは、論理構 成上の特色を持っている。例えば、フリップフロ ップを多用している回路、或いは排他論理を多用 している回路、或いは単純なゲートのみの構成回 路、等である。本発明では機能ブロック単位で集 合セル領域を形成し、レイアウト上も半導体チッ プ全域に分散することなく、集合セル領域という 1 つの単位領域に集中させることにより、機能ブ ロック内の信号配線を集合セル領域内にて閉じ、 その配線長を従来方式に比べて短くすることがで きるため、信号配線の配線容量、配線抵抗に伴な う信号伝搬遅延時間(tpd)特性の向上が可能 となる。

集合セル領域では、集合セル領域の周囲に主幹電源バスが配置されているので、集合セル領域内に配列されたセル列又はセル行を考慮して内部電池では、内部電源バスの幅が決定される為、セル内の電流を縮したない、内部電源バスの幅の寸法が縮したない、大きな比重を占めていた特にバイボーラ系の論理回路セルがが大幅に増大可能となる。


#### 図面の簡単な説明


第1図は本発明の第1の実施例の回路配置を示す半導体チップの平面図、第2図は第1図の論理回路形成領域の詳細な回路配置の第1の例を示す一部切欠平面図、第3図は第1図の論理回路形成領域の詳細な回路配置の第2の例を示す平面図、第4図は本発明の第2の実施例の回路配置を示す半導体チップの平面図のある。

第3点は、いわゆるゲートアレイ構成の集合セル領域において、アレイ状に配列された論理回路セル(一般にはAND/NANDゲートが数ゲートにて構成されている)のサイズをより縮小できることである。即ち、従来の場合、チップ全域に配列されたセル列又はセル行を考慮して内部電源バスの幅の寸法が決定されるのに対し、本発明の


1 … 半導体チップ、2 … 主幹電源バス、3 … 集合セル領域、4 … 信号接続用配線領域、5 … パッド、6 … ゲート素子、7 … 論理回路セル、8 … セル間配線領域、9 … 内部電源バス、10 … 機能セル、11 … 集合セル領域、12 … 信号接続用配線領域。


代理人 弁理士 内 原 智






第1四







第5図